Please use this identifier to cite or link to this item: http://dx.doi.org/10.14279/depositonce-814
Main Title: Die Soft-Error-Rate von Submikrometer-CMOS-Logikschaltungen
Translated Title: The soft error rate of sub-micron CMOS logic circuits
Author(s): Juhnke, Thomas
Advisor(s): Klar, Heinrich
Granting Institution: Technische Universität Berlin, Fakultät IV - Elektrotechnik und Informatik
Type: Doctoral Thesis
Language: German
Language Code: de
Abstract: Alphapartikel, die durch natürliche radioaktive Verunreinigungen von Materialien zur Herstellung integrierter Schaltkreise entstehen, können Störungen in den integrierten Schaltkreisen hervorrufen, indem sie beim Durchqueren des Siliziums Elektron-Loch-Paare erzeugen. Diese werden in Raumladungszonen getrennt und führen zu einem Störstrom, welcher einen Fehler, den Soft-Error, auslösen kann. Solche Soft-Errors wurden erstmals 1978 in dynamischen RAMs beobachtet. Da die Soft-Error-Rate mit zunehmender Strukturverkleinerung der integrierten Schaltungen zunimmt, wurde das Soft-Error Phänomen seither für RAMs eingehend untersucht. Um die Soft-Error-Rate auch für CMOS-Logikschaltungen abzuschätzen, wird in dieser Arbeit ein Verfahren entwickelt, welches die Vorhersage der Soft-Error-Rate von solchen Schaltungen für zukünftige Technologien ermöglicht.< Dieses Verfahren basiert auf einem Computerprogramm, welches mit Hilfe einer Monte-Carlo Simulation und des aus der Literatur bekannten Begriffs der kritischen Ladung die Abschätzung der Soft-Error-Rate ermöglicht. Das Programm verwendet physikalische Modelle zur Beschreibung der Ladungssammlung am pn-Übergang. Die Driftvorgänge werden dabei mit dem Modell von Hu beschrieben, welches um ein korrigiertes Modell für den Störstrom ergänzt wird. Die Diffusionsvorgänge werden semianalytisch nach einem Vorschlag von Kirkpatrick modelliert. Das Programm wird durch Vergleich von berechneten mit an dynamischen Schieberegistern gemessenen Soft-Error-Raten überprüft. Mit Hilfe dieses Programms werden sodann die Auswirkungen einer Strukturverkleinerung anhand eines Beispiels untersucht: Die Soft-Error-Rate eines gepipelineten Multiplizierers wird für drei verschiedene Sub-µm-Technologiegenerationen berechnet. Die Ergebnisse werden mittels stark vereinfachter theoretischer Überlegungen untermauert. Danach hängt für Schaltungen unter ca. 1 µm Strukturgröße die auf die Chipfläche bezogene Soft-Error-Rate im wesentlichen von der Versorgungsspannung ab. Die Soft-Error-Rate kann ohne besondere Maßnahmen zur Reduzierung der Alphapartikel-Flußdichte schon bei einer 0,6-µm-Technologie mit 3,3 V Versorgungsspannung unakzeptabel hohe Werte erreichen (10.000 FIT/cm², 1 FIT = 1 Fehler / 10 hoch 9 h); bei einer 0,12-µm-Technologie mit 1,5 V Versorgungsspannung steigt die Soft-Error-Rate sogar bis auf 200.000 FIT/cm². Die Verwendung hochreinen Aluminiums für die Metallisierung, sowie die Abdeckung der integrierten Schaltungen durch Kunststoffschichten, welche Alphapartikel aus dem Gehäuse absorbieren, reichen aus, die Soft-Error-Rate auf für die Praxis unbedeutende Werte zu senken (< 200 FIT für die 0,12-µm-Technologie). Diese Maßnahmen werden bereits bei der Speicherherstellung angewendet. Zusätzliche schaltungstechnische Maßnahmen sind für die Verringerung der Soft-Error-Rate nicht erforderlich.
Alpha particles, which originate from natural radioactive impurities in the materials used to manufacture integrated circuits, can cause errors by creating electron-hole pairs while passing through silicon. The electron-hole pairs are separated in space charge regions and lead to a noise current, which can trigger a soft error. Such soft errors were first detected in dynamic RAMs in 1978. Since the soft error rate increases with decreasing feature size of integrated circuits, the soft error phenomenon was thoroughly investigated in RAMs since then. In order to estimate the soft error rate for logic CMOS circuits as well, a procedure is developed in this thesis, which allows the prediction of the soft error rate of such logic circuits for future semiconductor technologies. The procedure is based on a computer program, which enables the prediction of the soft error rate by using a Monte-Carlo simulation and the concept of critical charge as known from literature. The program employs physical models to describe the charge collection at a pn-junction. Drift mechanisms are described by Hu's model, which is augmented by a corrected model for the current over time. The diffusion is modeled semi-analytically according to Kirkpatrick. The program is verified by comparison of calculated with measured soft error rates for dynamic shift registers. Using this program, the influence of a feature size reduction on the soft error rate is examined by means of an example: The soft error rate of a pipelined multiplier is calculated for three different sub-micron technology generations. The results are confirmed by theoretical considerations. According to these calculations the soft error rate depends mainly on the supply voltage for circuits with a feature size of less than 1 µm. Without special measures for its reduction the soft error rate can assume unacceptably high values even for a 0.6-µm-technology with 3.3 V supply voltage (10,000 FIT/cm², 1 FIT = 1 error / 10 sup 9  h); for a 0.12-µm-technology with 1.5 V supply voltage the soft error rate reaches even 200,000 FIT/cm². The usage of highly purified aluminum as metallization, as well as covering the integrated circuits with plastics layers, which absorb alpha particles emanating from the package, suffice to reduce the soft error rate to values, which are negligible for practical applications (< 200 FIT for the 0.12-µm-technology). These measures are already applied to memory circuits. Additional measures like improving the circuit design are not required to reduce the soft error rate.
URI: urn:nbn:de:kobv:83-opus-7158
http://depositonce.tu-berlin.de/handle/11303/1111
http://dx.doi.org/10.14279/depositonce-814
Exam Date: 6-Jan-2003
Issue Date: 7-Feb-2003
Date Available: 7-Feb-2003
DDC Class: 620 Ingenieurwissenschaften und zugeordnete Tätigkeiten
Subject(s): Soft-Error-Rate
Alphapartikel
CMOS
Logikschaltung
integrierter Schaltkreis
Soft error
alpha particle
CMOS
logic circuit
integrated circuit
Usage rights: Terms of German Copyright Law
Appears in Collections:Technische Universität Berlin » Fakultäten & Zentralinstitute » Fakultät 4 Elektrotechnik und Informatik » Publications

Files in This Item:
File Description SizeFormat 
Dokument_21.pdf1.39 MBAdobe PDFThumbnail
View/Open


Items in DepositOnce are protected by copyright, with all rights reserved, unless otherwise indicated.