Please use this identifier to cite or link to this item: http://dx.doi.org/10.14279/depositonce-10418
For citation please use:
Main Title: Design and Implementation of centralized signal processing low latency massive MIMO SDR systems
Translated Title: Konstruktion und Implementierung von Massive MIMO SDR Systemen mit niedriger Latenz und zentralisierter Signalverarbeitung
Author(s): Benzin, Andreas Florian
Advisor(s): Caire, Giuseppe
Referee(s): Caire, Giuseppe
Knopp, Raymond
Lozano, Angel
Granting Institution: Technische Universität Berlin
Type: Doctoral Thesis
Language Code: en
Abstract: The following thesis presents a full digital massive MIMO (multiple-input and multiple-output) sub-6GHz cellular base station design and implementation which is capable of performing low latency zero forcing precoding on a single central field programmable gate array (FPGA) unit. The central signal processing single FPGA architecture reduces system size, complexity, power consumption, algorithm implementation effort and allows for simplified system maintenance. The presented 196 antenna port massive MIMO software defined radio (SDR) hardware and gateware architecture will show that by leveraging state-of-the-art multi gigabit wireline transceiver technology, high bandwidth centralized signal processing massive MIMO systems with several hundred or even a thousand antenna ports are possible to implement and that chip-to-chip interconnect technology is not a bottleneck in low-latency centralized signal processing massive MIMO base station design. Furthermore a novel low-hardware-complexity "daisy chain" reciprocity calibration algorithm will be presented which runs completely internal in the base station hardware and does not rely on over-the-air measurements to determine reciprocity calibration coefficients. By using the presented hardware architecture and calibration system, complete frequency and phase coherency can be achieved throughout all components in the system to allow for generalized beamforming or massive MIMO operation. Furthermore, a novel low-computational-latency truncated polynomial expansion (TPE) precoder will be presented. In particular it is possible to parallelize the implementation of this precoder (and thus reduce computational latency) to much greater extent in comparison to other precoder implementations. Additionally the precoder enables the cellular base station scheduler to perform a tradeoff between computational latency and sum-rate performance of the cellular system. In order to demonstrate real world practicability of low-latency massive MIMO zero forcing signal processing on a single FPGA, a real time baseband processing core based on 3GPP (3rd Generation Partnership Project) LTE / 5G-NR (Long Term Evolution / 5G New Radio) system parameters will be presented. A round trip time (RTT) of 278 µs (using a mid-range Intel Arria 10 FPGA) was achieved when processing 64 antennas and 8 simultaneous user streams for an OFDMA (orthogonal frequency-division multiple access) system with 1024 subcarriers and 50 resource blocks with a sample frequency of 15.36 MHz and a central signal processing clock of 184.32 MHz. Finally, it will be shown that by using the best FPGA technology available today, a centralized single FPGA zero forcing massive MIMO signal processing system for 192 base station antennas and 22 concurrently served users can be realized with an RTT of less than 315 µs.
Die vorliegende Arbeit beschreibt die Konstruktion und Implementierung einer voll digitalen massive MIMO (Multiple Input Multiple Output) Mobilfunkbasisstation für Trägerfrequenzen unterhalb von 6 GHz. Der Zero-Forcing Precoder der Basisstation wird dabei mit sehr geringer Rechenlatenz auf einem einzelnen zentralen Field Programmable Gate Array (FPGA) berechnet. Die verwendete Architektur mit einer zentralen Basisbandsignalverarbeitungseinheit reduziert die Abmessungen, die Komplexität und die Leistungsaufnahme des Systems. Zusätzlich wird der Aufwand bei der Implementierung von Algorithmen reduziert und es werden Wartungsarbeiten an der Basisstation vereinfacht. Es wird die Hardware und Gateware eines sofware defined massive MIMO Radios mit 196 Antennenports beschrieben und vorgestellt. Ferner wird gezeigt, dass es möglich ist, durch die Ausnutzung der neusten multi Gigabit Transceiver Technologie, massive MIMO Systeme mit hunderten oder gar tausend Antennenports mit hoher Bandbreite und zentraler Signalverarbeitung zu betreiben. Es wird gezeigt, dass die Chip-zu-Chip Kommunikation keinen Flaschenhals bei der Konstruktion von Massive MIMO Systemen mit zentraler Signalverarbeitung und geringer Rechenlatenz darstellt. Des Weiteren wird ein neuartiges und hardwareunaufwändiges "Daisy Chain" Reziprozitätskalibrierverfahren vorgestellt, welches komplett in der Basisstation selber läuft und ohne Messungen über die Luftschnittstelle auskommt. Mit Hilfe der vorgestellten Hardwarearchitektur und dem Kalibriersystem ist es möglich komplette Frequenz- und Phasenkohärenz über alle Komponenten im System hinweg zu erreichen und so die generalisierte Beamforming bzw. massive MIMO Technik zu ermöglichen. Zusätzlich wird ein neuer truncated Polynomial Expansion Precoder für massive MIMO vorgestellt, welcher eine geringe Rechenkomplexität aufweist. Er kann insbesondere in hohem Maße bei der Implementierung parallelisiert werden und kann so besonders niedrige Rechenlatenzen erreichen. Zusätzlich ermöglicht er es dem Scheduler in der Mobilfunkbasisstation, einen Kompromiss bzw. Trade-off zwischen der Rechenlatenz und der Summendatenrate der Mobilfunkzelle abzuwägen und einzustellen. Um die Praktikabilität der zentralen Signalverarbeitung auf einem einzelnen FPGA zu demonstrieren, wurde ein echtzeitfähiger IP-Core (intellectual property core) für die Basisbandsignalverarbeitung entwickelt, der auf Grundlage von 3GPP (3rd Generation Partnership Project) LTE (Long Term Evolution) bzw. 5G-NR (5G New Radio) Systemparametern aufgebaut wurde. Es wurde bei Verwendung eines einzelnen Intel Arria 10 FPGAs eine Round Trip Time (RTT) von 278 µs erzielt. Es wurden von 64 Antennen an der Basisstation, 8 simultane Datenströme zur gleichen Zeit und auf der gleichen Frequenz zu 8 Mobilstationen mit jeweils einer Antenne gesendet. Dabei wurde ein orthogonales Frequenzmultiplexverfahren für den Mehrfachzugriff verwendet, welches mit 1024 Unterträgern, 50 Resourceblöcken, einer Samplerate von 15.36 MHz und einer Signalverarbeitungstaktrate von 184.32 MHz betrieben wurde. Am Ende der Arbeit wird außerdem gezeigt, dass es mit der heutigen FPGA Technologie möglich ist, massive MIMO Systeme mit zentraler Signalverarbeitung auf einem FPGA zu realisieren, die 192 Antennen auf der Basisstationsseite besitzen und dabei 22 gleichzeitige Nutzerdatenströme mit einer RTT von weniger als 315 µs verarbeiten.
URI: https://depositonce.tu-berlin.de/handle/11303/11534
http://dx.doi.org/10.14279/depositonce-10418
Exam Date: 17-Jun-2020
Issue Date: 2020
Date Available: 5-Aug-2020
DDC Class: 620 Ingenieurwissenschaften und zugeordnete Tätigkeiten
Subject(s): massive MIMO
large-scale software defined radio
reciprocity calibration
multi gigabit transceivers
truncated polynomial expansion
License: http://rightsstatements.org/vocab/InC/1.0/
Appears in Collections:FG Theoretische Grundlagen der Kommunikationstechnik » Publications

Files in This Item:
benzin_andreas.pdf
Format: Adobe PDF | Size: 16.86 MB
DownloadShow Preview
Thumbnail

Item Export Bar

Items in DepositOnce are protected by copyright, with all rights reserved, unless otherwise indicated.