Please use this identifier to cite or link to this item: http://dx.doi.org/10.14279/depositonce-11598
For citation please use:
Main Title: Novel technology and device approaches for InP-on-SOI and InP photonic integrated circuits
Translated Title: Neue Technologie- und Bauelementansätze für InP-on-SOI und InP-basierte photonisch-integrierte Schaltungen
Author(s): Keyvaninia, Shahram
Advisor(s): Schell, Martin
Referee(s): Schell, Martin
Klamkin, Jonathan
Granting Institution: Technische Universität Berlin
Type: Doctoral Thesis
URI: https://depositonce.tu-berlin.de/handle/11303/12798
http://dx.doi.org/10.14279/depositonce-11598
License: https://creativecommons.org/licenses/by-nc-sa/4.0/
Abstract: Photonic integrated circuits (PICs) are key components in many areas, e.g., optical data transmission networks, sensor systems, and metrology equipment. They offer small footprint, low power consumption, and enable cost-efficient solutions. For PIC realization, monolithic InP and hybrid/heterogeneous InP on SOI are the most important technology platforms. Both have been developed in parallel and are in parallel use as each platform has its specific strengths and shortcomings. Monolithic InP PICs offer a wide range of functionalities, in particular, active subcomponents such as lasers, optical amplifiers while on chip polarization handling is still a major challenge due to low waveguide birefringence. InP on SOI integration technology, on the other hand, allows for the fabrication of various high performance passive optical SOI devices of small footprint including on chip polarization manipulation, and SOI lends itself to monolithic integration with electronics. However, adding active photonic/electronic devices relies on hybrid/heterogeneous integration, and this is not yet fully optimized. Nevertheless, it is worthwhile to note that hybrid/heterogeneous integration is the only technology that currently enables high volume wafer scale production. The overall target of the present work was to overcome one of the major shortcomings of each technology platform by the development of a specific technical solution: Hybrid/heterogeneous InP on SOI integration: A novel technology has been developed successfully for heterogeneous integration of different active/passive semiconductor subcomponents onto SOI PIC boards. The concept is not restricted to InP but works for other materials (e.g., Ce:YIG or LiNbO3) as well. The approach is based upon a new and versatile “cold” divinylsiloxane bis benzocyclobutene (DVS BCB) bonding technology, which significantly simplifies the processing for machine based wafer to wafer and die to wafer bonding. Bonding with high yield using ultra thin bonding layer thicknesses (< 50 nm) with good uniformity (±3 nm) across the entire wafer area has been shown for the first time. The process viability has successfully been proven by design, fabrication, and characterization of various heterogeneous InP on SOI laser architectures; some of which were demonstrated for the very first time (*): - A 10 Gb/s tunable transmitter consisting of a 9 nm tunable distributed Bragg reflector (DBR) laser and an SOI based Mach Zehnder modulator (*) - Fabry Pérot , tunable DBR , and distributed feedback (DFB) lasers and semiconductor optical amplifiers on SOI PICs - Multi frequency lasers with the smallest footprint ever demonstrated so far comprising SOI arrayed waveguide grating (AWG-) or ring resonator cavities (*) - Colliding and anti colliding pulse mode locked lasers integrating low loss SOI ring and linear waveguide cavities (*) Monolithic InP integration of polarization affecting devices: For the first time, a polarization rotator splitter has been demonstrated which includes a new pre converter element to simplify the fabrication process. Despite this simplification, the device enables a polarization extinction ratio better than 19 dB over the C and L band. In addition, it remains above 17 dB even within a waveguide width tolerance of ± 200 nm. Such results have never been published before, to the best of my knowledge. Furthermore, a new photodetector chip for polarization diverse detection has been developed. It utilizes a waveguide integrated multiple quantum well photodiode serially coupled to a bulk photodiode for the separate detection of transverse electric- (TE) and transverse magnetic (TM) polarized light. It has a very small footprint and neither integrated polarization splitters nor rotators are needed. The measured external TE and TM responsivities are 0.65 A/W and 0.45 A/W, respectively. Dual polarization signal detection at 2x25 GBaud with a bit error rate of 10-6 has been demonstrated without using any post compensation algorithms. This new device concept improves the fabrication tolerances and results in a significant chip size reduction to about 25% of the size of a conventional polarization diverse coherent optical receiver.
Photonische Integrierte Schaltkreise („Photonic integrated circuits“, PICs) sind Schlüsselkomponenten in verschiedenen Technologiefeldern, z.B. in optischen Datenübertragungs-Netzwerken, der Sensorik oder der Metrologie. PICs haben geringe Abmessungen, niedrigen Energieverbrauch, sind preiswert und ermöglichen kostengünstige Lösungen. Die wichtigsten Technologien für die Herstellung von PICs sind die monolithische Integration auf InP-Basis und die hybride/heterogene Integration von InP auf Silizium-auf-Isolator („Silicon-on-insulator“, SOI). Beide Systeme sind parallel entwickelt worden und kommen auch nebeneinander zum Einsatz, weil sie unterschiedliche Stärken und Schwächen aufweisen. Monolithisch integrierte InP-Komponenten ermöglichen eine Vielzahl von Funktionalitäten, insbesondere sind aktive Subkomponenten wie Laser oder optische Halbleiter-Verstärker möglich. Andererseits ist die Manipulation der Polarisation auf InP Chips schwierig, weil Wellenleiter im InP-Materialsystem nur eine sehr geringe optische Doppelbrechung aufweisen. Besondere Stärken der InP-auf-SOI Integration bestehen darin, dass passive Bauelemente besonders hoher Qualität im SOI-Materialsystem hergestellt werden können, die geringe Abmessungen haben und auch eine effiziente Polarisationsmanipulation ermöglichen. Weiterhin ist die monolithische Integration elektronischer Funktionalitäten neben der Integration von InP Subkomponenten möglich. Die dafür erforderliche hybride bzw. heterogene Integrationstechnik ist allerdings bisher noch nicht vollständig optimiert, sie bietet aber aktuell als einziges Technologiekonzept die Möglichkeit, Bauelemente auf Wafer-Ebene und damit in großer Stückzahl kostengünstig herzustellen. Das übergeordnete Ziel der vorliegenden Arbeit bestand darin, durch die Entwicklung jeweils einer speziellen technologischen Lösung in jeder der beiden genannten Technologie-Plattformen eine wesentliche Schwachstelle zu überwinden: Hybride/heterogene InP-auf-SOI Integration: Im Rahmen der Arbeit wurde eine neue Technologie entwickelt, mit deren Hilfe unterschiedliche aktive und/oder passive Halbleiter-Subkomponenten zu komplexeren SOI PIC Strukturen integriert werden können. Das Konzept ist nicht auf InP beschränkt, sondern es ist gleichermaßen auch für die Integration anderer Materialien geeignet (z.B. Ce:YIG oder LiNbO3). Wesentliches Element des neuen Verfahrens ist ein „kalter“ Divinylsiloxane-bis Benzocyclobutene (DVS BCB) Verbindungs-Prozess, welcher das maschinelle Wafer-auf-Wafer und Chip-auf-Wafer Bonden entscheidend vereinfacht. Zum ersten Mal wurde im Rahmen dieser Arbeit das Bonden über die gesamte Wafer-Fläche demonstriert, und zwar mit extrem dünnen Zwischenschichten (< 50 nm), sehr guter Gleichmäßigkeit (±3 nm) und hoher Ausbeute. Die Praxis-Tauglichkeit des Prozesses wurde durch erfolgreiches Prozess-Design, Fabrikation und die Charakterisierung verschiedener InP-auf-SOI Laser Architekturen gezeigt, bei einigen von ihnen war dies zum allerersten Mal der Fall (*): - A Ein 10 Gb/s abstimmbarer Sender/Empfänger Chip mit einem über 9 nm durchstimmbaren „Distributed Bragg reflector“ (DBR) Laser und einem im SOI-System hergestellten Mach-Zehnder Modulator (*) - Fabry-Pérot-, abstimmbare DBR-, und „Distributed feedback“ (DFB) Laser und optische Halbleiter-Verstärker („semiconductor optical amplifier“, SOA) SOI PIC Chips - Multi-Frequenz Laser mit den kleinsten jemals erreichten Abmessungen und SOI-Resonatoren auf der Basis von „Arrayed waveguide grating“ (AWG-) Strukturen oder integrierten Mikroringen (*) - Modengekoppelte Kurzpulslaser im „colliding“ oder „anti-colliding“ Modus mit linearem oder Mikroring-basiertem Resonator, verlustarm realisiert im SOI Materialsystem (*) Monolithische Integration von Bauelementen bzw. Subkomponenten zur Polarisationsmanipulation: Im Rahmen der vorliegenden Arbeit wurde zum ersten Mal ein Polarisations-Rotator-Splitter demonstriert, und zwar mit einem besonders einfachen Fabrikationsprozess aufgrund einer neuartigen Vorwandler-(„pre-converter“) Struktur, die dem eigentlichen Konverter-Splitter vorangesetzt ist. Trotz des vereinfachten Designs zeigt das Bauelement über den gesamten Bereich des C- und L-Bandes ein Polarisations-Auslöschungsverhältnis von mehr als 19 dB, und selbst bei einer Wellenleiterbreiten-Toleranz von ± 200 nm bleibt das Auslöschungsverhältnis immer noch besser als 17 dB. Entsprechende Resultate sind nach meiner Kenntnis bisher noch nie publiziert worden. Weiterhin wurde ein Photodetektor entwickelt, der es gestattet, zwei gleichzeitig ankommende, TE- und TM polarisierte Signale simultan zu detektieren („polarization diversity“). Der Photodetektor besteht aus zwei Abschnitten: im ersten ist ein Wellenleiter mit einer Multi-quantum-well Photodiode integriert, die TE-polarisierte Signale detektiert, während im zweiten Abschnitt eine Photodiode mit einer Standard GaInAs Materialzusammensetzung und evaneszenter Wellenleiter-Kopplung TM-polarisierte Signale detektiert. Der Detektor hat sehr geringe Abmessungen, und es sind weder (integrierte) Polarisationsteiler noch -Dreher erforderlich. Extern gemessene TE- und TM Empfindlichkeiten betrugen 0.65 A/W bzw. 0.45 /W. Die Detektion von Signalen mit zwei Polarisationen und 2x25 GBaud Übertragungsrate konnte mit einer Bitfehlerrate von 10-6 ohne Einsatz irgendwelcher Fehlerkompensations-Algorithmen demonstriert werden. Das neue Empfängerkonzept führt einerseits zu günstigeren Fehlertoleranzen bei der Fabrikation, und gleichzeitig beträgt die Gesamt-Chipfläche nur etwa 25% der Fläche, die ein herkömmlicher Empfänger für zwei Polarisationen benötigt.
Subject(s): silicon photonics
heterogeneous integration
wafer bonding
laser integration
semiconductor laser
Silizium-Photonik
heterogene Integration
Waferbonden
Laserintegration
Halbleiterlaser
Issue Date: 2021
Date Available: 15-Apr-2021
Exam Date: 7-Sep-2020
Language Code: en
DDC Class: 600 Technik, Technologie
TU Affiliation(s): Fak. 2 Mathematik und Naturwissenschaften » Inst. Festkörperphysik » FG Experimentelle Nanophysik und Photonik
Appears in Collections:Technische Universität Berlin » Publications

Files in This Item:
keyvaninia_shahram.pdf
Format: Adobe PDF | Size: 10.87 MB
DownloadShow Preview
Thumbnail

Item Export Bar

This item is licensed under a Creative Commons License Creative Commons