Please use this identifier to cite or link to this item: http://dx.doi.org/10.14279/depositonce-1414
Main Title: Wideband High-Performance Sigma-Delta Modulators for High-Speed Communications
Translated Title: Weidebandigen Hohe-Eigenschaft Sigma-Delta Modulatoren für Hohe-Geschwindigkeit Komunikationssystemen
Author(s): Yin, Yi
Advisor(s): Klar, Heinrich
Granting Institution: Technische Universität Berlin, Fakultät IV - Elektrotechnik und Informatik
Type: Doctoral Thesis
Language: English
Language Code: en
Abstract: Heutzutage ist es möglich Millionen von Transistoren auf einem einzigem Chip zu integrieren, wobei Submikron CMOS Technologien angewendet werden. Gleichzeitig hat sich die Geschwindigkeit der digitalen Schaltungen in den GHz-Bereich erhöht. Wegen der permanenten Entwicklung der digitalen CMOS Technologie ist es möglich die anaolge Signalverarbeitung in den digitalen Bereich zu verschieben. Damit vermeidet man den Einsatz der teuren analogen Schaltungen. Dadurch steigen aber die Anforderungen an die A/D-Umsetzer bezüglich Auflösung und Bandbreite. Besonders in modernen Kommunikationssystemen benötigt man A/D-Umsetzer mit mehr als 14-bit Auflösung und 90 dB Spurious-free Dynamische Bereich (SFDR). Die andere, gleichzeitige gewünschte Schlüsseleigenschaft von A/D-Wandlern sind Wandlungsraten von zehn MSample/s bis zu mehreren hundert MSample/s. Mit der Erhöhung der gewünschten Signal-Wandlungsrate wird das Einschwingverhalten zum Engpaß bei den gegenwärtigen breitbandigen Sigma-Delta Modulatoren mit geschaltete Kapazitäten (SC). In dieser Dissertation, wurde ein systematischer Entwurf von Sigma-Delta Modulatoren mit hoher Bandbreite und hoher Auflösung vorgestellt. Es wurde ein kaskadierte Sigma-Delta-Modulator 5. Ordnung (2-1-1-1) beschrieben, der mittels der BICMOS-Technologie die gewünschten Eigenschaften, auch bezüglich des Einschwingverhaltens, aufweist. Erreicht wird dies durch einen neuartigen Operationsverstärker, der die geforderten guten elektrischen Eigenschaften besitzt. Weiter wird in der Arbeit beschrieben, wie alle für den Modulator notwendigen Grundschaltungen entworfen werden können. Ein wesentlicher Teil der Arbeit stellt die Entwicklung eines Simulationswerkzeuges dar, mit dessen Hilfe die nichtidealen Effekte in Sigma-Delta-Modulatoren gut simuliert werden können. Diese Werkzeuge dienten der Entwicklung von verbesserten Strukturen. Als Alternaitve hierzu wurde ein kaskadierter Modulator entwickelt, der mit einer reinen CMOS-Technologie implementiert werden kann. In der Literatur kann man lesen, daß kaskadierte Sigma-Delta-Wandler höherer Ordnung zwar immer stabil sind, aber den großen Nachteil aufweisen, daß sie sehr empfindlich auf Nichtidealitäten, wie endliche Verstärkung, begrenzte Bandbreite und Slewrate und Toleranzen von Kapazitätsverhältnissen sind. In dieser Arbeit wurde ein Konzept für einen breitbandigen hochauflösenden Sigma-Delta-Umsetzer nachdem Mash-Prinzip vorgestellt, das die in der Literatur benannte Nachteile vermeidt. Im Gegenteil mit der neuen Struktur erzielt man eine Verbesserung des Signal-Rausch-Verhältnisses um 10 dB. Gleichzeitig werden die Anforderungen an die Operationsverstärker drastisch verringert. Da in der neuen 3-1-1 Struktur die Wirkungen der Nichtidealitäten entschärft sind. Die vorgeschlagenen Architekturen sind sehr gut geeignet für die Implementierung von hochwertigen A/D-Umsetzer mittels einer reinen CMOS-Technologie.
Nowadays, it is possible to integrate millions of transistors in a single chip by using submicron CMOS processes. Simultaneously, the speed of digital circuits has increased up to the gigahertz range. With the ongoing advance of the CMOS digital technology, the trend is that digitizing an analog signal and performing digital signal processing is as early as possible in a signal processing system, to eliminate the requirements of accurate and expensive traditional analog building blocks. However, early signal digitization increases requirements on the analog-to-digital converters (ADCs) regarding resolution and bandwidth. Particularly in the modern communication systems, over 14-bit signal-to-noise ratio and 90-dB spurious-free dynamic-range should be satisfied, in order to avoid that small analog input signals are masked under the distortions by intermodulation products with the interfering signals. The other simultaneously desired key performance of ADCs is the conversion rate from tens of MSample/s to hundreds of MSample/s in the future communication systems to meet the growing needs of the high-capacity and high-speed data transfer. As the desired signal conversion rate increases, integrator defective settling becomes the main bottleneck in the present wideband Switch-Capacitor (SC) Sigma-Delta modulators. In this thesis, a systematic approach for designing high-speed high-resolution Sigma-Delta modulators is introduced. This approach has been adopted in designing a high-order cascade multi-bit Sigma-Delta modulator in the 0.4 u SiGe-BiCMOS process, which was donated by Freescale Semiconductor, Inc. Therefore, a power efficient implementation has been obtained in a short design cycle. In this design, high-performance analog circuits, such as opamp, bandgap, etc., have been designed in the SiGe-BiCMOS process. It shows that by properly using the BiCMOS process, the conversion rate of the Sigma-Delta modulator integrators can be greatly improved without the degradation of the achievable resolution. A substantial part of the work is to develop a simulation tool. With its assistance the non-ideal effects and corresponding improved structures can be well simulated in sigma delta modulators. As alternatives, a novel low-disortion cascade and a low-disortion cascade multi-bit Sigma-Delta modulator with improved noise-transfer-function (NTF) have been proposed in the mainstream CMOS process. Both architectures combine the merits of low-distortion, cascaded Sigma-Delta structure and multi-bit quantization to achieve high dynamic range at low oversampling ratio of 8. A comprehensive analysis of both proposed architectures in comparison with the traditional high-order Sigma-Delta modulator architectures has been performed. It shows that both architectures are fundamentally immue to the finite integrator settling and other circuit non-idealities, such as finite and non-linear DC-gain of opamps, capacitor mismatching, etc. Additionally, the second one exhibits an SNR improvement over 10 dB against theoretical value. These overall outstanding advantages have been validated by behavior simulation. The proposed architectures are potentially suitable for wideband and low-power applications with deep sub-micron CMOS processes.
URI: urn:nbn:de:kobv:83-opus-13464
http://depositonce.tu-berlin.de/handle/11303/1711
http://dx.doi.org/10.14279/depositonce-1414
Exam Date: 14-Jul-2006
Issue Date: 24-Aug-2006
Date Available: 24-Aug-2006
DDC Class: 620 Ingenieurwissenschaften und zugeordnete Tätigkeiten
Subject(s): A/D-Wandlern
Integrierten Schatungen
Oversampling
Sigmq-Delta Umsetzer
Switched-Capacitor Schaltungen
Analog-to-digital converts
Integrated circuits
Oversampling
Sigma-delta modulator
Switched-capacitor
Usage rights: Terms of German Copyright Law
Appears in Collections:Technische Universität Berlin » Fakultäten & Zentralinstitute » Fakultät 4 Elektrotechnik und Informatik » Institut für Technische Informatik und Mikroelektronik » Publications

Files in This Item:
File Description SizeFormat 
Dokument_21.pdf1.83 MBAdobe PDFThumbnail
View/Open


Items in DepositOnce are protected by copyright, with all rights reserved, unless otherwise indicated.