Please use this identifier to cite or link to this item: http://dx.doi.org/10.14279/depositonce-1790
Main Title: Parallele optische Signalübertragung mit bis zu 400 Gbps ins Vakuum – ein Baustein zur maskenlosen Lithographie
Translated Title: Parallel optical transmission of a 400-Gbps signal stream into a vacuum environment
Author(s): Voß, Sven-Hendrik
Advisor(s): Manck, Otto
Granting Institution: Technische Universität Berlin, Fakultät IV - Elektrotechnik und Informatik
Type: Doctoral Thesis
Language: German
Language Code: de
Abstract: Mit steigender Komplexität und Integrationsdichte elektronischer und opto-elektronischer Bauelemente werden die Anforderungen an die Strukturgrößen der integrierten Schaltkreise auf einem Chip immer größer. Dadurch wachsen die Kosten der zur Herstellung der Chips benötigten Maskensätze und der Zeitaufwand für die Maskenherstellung. Insbesondere bei geringen Wafer-Stückzahlen je Maskensatz ist der Aufwand für die Maskenherstellung im Vergleich zur Anzahl der zu fertigenden Chips so groß, dass bislang kostengünstige Chip-Realisierungen nicht möglich sind. Durch das direkte Beschreiben des Wafers ohne Verwendung von Masken soll die maskenlose Lithographie bei kleinen Wafer-Stückzahlen zu einer erheblichen Kostenreduktion und Fertigungsbeschleunigung beitragen. Bei der Projection Maskless Lithography (PML2) Technologie wird ein einzelner Elektronenstrahl durch eine programmierbare Aperturplatte gesendet, die den Strahl ablenkt und führt, um spezifische Muster für die Wafer-Belichtung zu bilden. Für ein Produktions-Tool müssen zur Steuerung der programmierbaren Aperturplatte Daten mit einer Datenrate von mehreren Tbps übertragen werden, was zum einen eine hohe Parallelität bei der Datenübertragung und zum anderen einen speziell auf die hochratige Übertragung abgestimmten Datenpfad erfordert. Der Bedarf an hoher Bandbreite ist allerdings nicht allein auf die PML2-Applikation beschränkt, sondern äußert sich auch in dem mit dem Fortschritt in der Technologie einhergehenden allgemeinen Anstieg in funktionaler Dichte und Geschwindigkeit, der höhere off-chip Datenraten zur Kommunikation zwischen ICs (Integrated-Circuits) in nahezu allen Kommunikationssystemen bedingt. Datenkompression bietet einen interessanten Ansatz, um die Redundanz in der Repräsentation von Daten und den benötigten Speicherplatz bzw. die zur Übertragung notwendige Bandbreite zu reduzieren. Dieser Ansatz ist umso sinnvoller, wenn die durch die Kompression verbrauchte Leistung geringer als die von zusätzlichen I/O-Verbindungen ist. Die vorliegende Arbeit analysiert den zur Datenübertragung erforderlichen hochratigen Datenpfad für die PML2-Applikation und stellt die Anforderungen an das System zusammenhängend heraus. Aufgrund der Wafer-Belichtung im Vakuum sind Low-Power Betriebsbedingungen von essentieller Bedeutung. Der Leistungsverbrauch hängt indes entscheidend von den eingesetzten Komponenten und deren Technologie und Topologie ab. Eine siliziumbasierte Realisierung – unter Verzicht auf exotische Materialien und Technologien – wurde von vorherein festgelegt. Die Arbeit stellt das Konzept für einen von diesen Rahmenbedingungen geprägten, leistungsoptimierten, hochratigen Datenpfad vor und beschreibt ein effizientes, auf Datenkompression der Belichtungsdaten basierendes Verfahren für den Datenpfad, das es erlaubt, die Belichtungsdaten bei einer Datenübertragungsrate von 3 Gbps pro Kanal on-the-fly zu codieren und decodieren. Dadurch wird eine durch einen geringen Leistungsverbrauch gekennzeichnete, effiziente Datenübertragung mit einer Gesamtübertragungrate von bis zu 400 Gbps ermöglicht. Die Analyse jeder einzelnen hisichtlich der Verlustleistung zu optimierenden Datenpfadkomponente, konzeptionelle Untersuchungen über die Machbarkeit und mögliche erreichbare Kompressionsraten runden die Arbeit neben der Implementierung des Verfahrens in Hardware ab. Abschließend werden die Allgemeingültigkeit der Ergebnisse und die Anwendbarkeit auf andere Applikationen diskutiert.
Due to the demand for higher chip complexity and very small device sizes the cost and expenditure of time related to making a mask set has been dramatically increasing over the last years. Mask set costs clearly represent a huge issue in terms of product costs, in particular for low-volume ASIC designs, thereby placing a huge barrier on economical chip realizations. Maskless lithography is a method of direct writing on a wafer without the use of masks and has the potential to lead to a substantial cost reduction and acceleration in the manufacturing process in the field of low-volume production. In projection maskless lithography (PML2) a single electron beam is sent through a programmable aperture plate system (APS) inside a vacuum environment. The APS replaces the mask of conventional lithography tools and forms beamlets out of an expanded electron beam by means of a large number of apertures. The beamlets are used to structure the wafer. A full-field production tool requires data transmission in the Tbps range to provide the needed bandwidth to the programmable aperture plate system and to minimize avoidably delays and latencies. The application demands a highly parallel data transmission on one hand, on the other hand a specifically optimized high-speed data path is needed. However, increasing bandwidth needs are not limited to the PML2 application but are merely an immediate consequence of the increase in functional density and circuit speed, causing higher off-chip data rates in the communication between ICs and in almost every communication system. A promising approach in evading the bandwidth bottleneck is the use of data compression. The aim of data compression is to reduce redundancy in the representation of stored or communicated data, thereby increasing the effective data density. This approach is particularly advantageous if the power dissipated by the compression logic is smaller than that referring to additional I/O connections. This work analyzes the high-speed data path for the PML2 application and works out the global system requirements. Due to the wafer exposure inside the vacuum environment low power operating conditions are essentially important. However, the power dissipation depends decisively on the assigned components, their technology and topology. A silicon-based realization has been defined a priori. Based on the PML2 requirements the concept for an efficient, power-optimized high-speed data path is presented. The work introduces a high-performance data transmission system, which is based on specific data compression of the exposure data, allowing an on-the-fly compression and decompression of data at a transmission rate of 3 Gbps per channel. Thus, the way to an efficient data communication – marked by minimum power dissipation – with a total transmission rate of up to 400 Gbps is opened. The analysis of each particular power-relevant data path component, conceptual investigations of the feasibility and attainable compression rates and the hardware implementation of the introduced data compression scheme complete the work. Finally the general validity of the results and the applicability to other applications are discussed.
URI: urn:nbn:de:kobv:83-opus-17739
http://depositonce.tu-berlin.de/handle/11303/2087
http://dx.doi.org/10.14279/depositonce-1790
Exam Date: 15-Jan-2008
Issue Date: 28-Feb-2008
Date Available: 28-Feb-2008
DDC Class: 620 Ingenieurwissenschaften und zugeordnete Tätigkeiten
Subject(s): Datenkompression
FPGA
Verlustleistung
Data compression
FPGA
Power dissipation
Usage rights: Terms of German Copyright Law
Appears in Collections:Technische Universität Berlin » Fakultäten & Zentralinstitute » Fakultät 4 Elektrotechnik und Informatik » Institut für Technische Informatik und Mikroelektronik » Publications

Files in This Item:
File Description SizeFormat 
Dokument_51.pdf3.38 MBAdobe PDFThumbnail
View/Open


Items in DepositOnce are protected by copyright, with all rights reserved, unless otherwise indicated.