Please use this identifier to cite or link to this item: http://dx.doi.org/10.14279/depositonce-6459
Main Title: Performance analysis of low jitter high-speed photonic analog-to-digital converters in silicon photonics
Translated Title: Performanceanalyse jitterarmer photonischer Hochgeschwindigkeits-Analog-Digital-Umwandler in Silizium-Photonik
Author(s): Krune, Edgar
Advisor(s): Petermann, Klaus
Referee(s): Kärtner, Franz X.
Zimmermann, Lars
Petermann, Klaus
Granting Institution: Technische Universität Berlin
Type: Doctoral Thesis
Language Code: en
Abstract: The performance of electronic analog-to-digital converters (ADCs) is mainly limited by the sampling instant precision if high-frequency signals are sampled. Its uncertainty is called timing jitter. The electrical clock generation and its distribution on chip are limited to a jitter of 100 fs and no significant improvement was achieved in the last decade. Physical restrictions prevent its further decrease. But mode-locked lasers can provide optical pulse trains with orders of magnitude higher timing precision. This is exploited by photonic ADCs where the sampling instants are defined by an ultra-low jitter optical pulse train. During the last three decades, silicon photonics has evolved to a CMOS compatible platform which enables the integration of optics and electronics on the same chip. This thesis addresses such photonic integrated ADCs in silicon photonics. Possible architectures are discussed and two principle sampling instants are identified, namely, the rising edge of the induced electrical pulses and the center of mass of the optical or the detected pulses. A quantum noise model is introduced enabling the performance analysis of both sampler types. It is shown that rising edge samplers can achieve jitter values down to 10 fs. Center of mass samplers can achieve even 1 fs jitter but the ADC resolution is limited by pulse-to-pulse energy fluctuations to <9 effective number of bits. It is shown that optical clock distribution networks induce only a small skew of < 100 fs for delay lines up to 75 ps but its temperature dependence still necessitates its compensation. A rising edge triggered opto-electronic clock converter is shown which achieves a fundamental jitter limit of only 10 fs, confirming the superior characteristics of photonic ADCs.
Die Performance elektronischer Analog-Digital-Umwandler (ADU) hängt vor allem von der zeitlichen Präzession des Abtastzeitpunktes ab, wenn hohe Frequenzen abgetastet werden. Dessen Unsicherheit wird als zeitlicher Jitter bezeichent. Die elektrische Taktgenerierung und dessen Verteilung auf dem Chip ist beschränkt zu einem Jitter von 100 fs und eine Verbesserung ist in der letzten Dekade nicht erreicht worden. Physikalische Grenzen verhindern dessen weitere Reduktion. Jedoch können modengekoppelte Laser optische Impulszüge mit einer um Größenordnungen höheren Präzession liefern. Dies wird in photonischen ADU ausgenutzt, wo die Abtastzeitpunkte durch optische Impulszüge mit ultra-geringen Jitter definiert werden. In den letzten drei Dekaden hat sich die Silizium-Photonik zu einer CMOS-kompatiblen Plattform entwickelt, die die Integration von Optik und Elektronik auf demselben Chip ermöglicht. Diese Dissertation untersucht derartige photonisch integrierte ADU in Silizium-Photonik. Mögliche Architekturen werden diskutiert und zwei prinzipielle Abtastzeitpunkte werden identifiziert. Diese sind die Anstiegsflanke der induzierten elektrischen Impulse sowie der Schwerpunkt der optischen oder der detektierten Impulse. Ein Quantenrauschmodel wird vorgestellt, welches die Performanceanalyse beider Samplerarten ermöglicht. Es wird gezeigt, dass Sampler, die durch Anstiegsflanken getriggert werden, einen Jitter bis zu 10 fs erreichen können. Schwerpunkt-Sampler können sogar 1 fs Jitter erreichen. In diesem Fall beschränken die Impuls-zu-Impuls-Energiefluktuationen die ADU-Auflösung jedoch zu <9 effektiven Anzahl an Bits. Es wird gezeigt, dass optische Taktverteilungsnetzwerke nur einen geringen Skew von <100 fs verursachen für Verzögerungen bis zu 75 ps. Jedoch erfordert dessen Temperaturabhängigkeit immer noch deren Kompensation. Ein durch die Anstiegsflanke getriggerter opto-elektronischer Taktwandler wird gezeigt, der eine fundamentale Jittergrenze von nur 10 fs aufweist und dadurch die überlegene Charakteristik photonischer ADU bestätigt.
URI: https://depositonce.tu-berlin.de//handle/11303/7184
http://dx.doi.org/10.14279/depositonce-6459
Exam Date: 4-Sep-2017
Issue Date: 2017
Date Available: 24-Nov-2017
DDC Class: DDC 621: Angewandte Physik
Subject(s): Analog-to-Digital Converter
Silicon Photonics
Jitter
Skew
Optical Clock Distribution
Analog-Digital-Umwandler
Silizium-Photonik
Optische Taktverteilung
Creative Commons License: https://creativecommons.org/licenses/by/4.0/
Appears in Collections:Institut für Hochfrequenz- und Halbleiter-Systemtechnologien » Publications

Files in This Item:
File Description SizeFormat 
krune_edgar.pdf6.54 MBAdobe PDFThumbnail
View/Open


This item is licensed under a Creative Commons License Creative Commons