Loading…
GaN-basierter, bidirektionaler DC-DC Wandler auf Grundlage einer ANPC- und Vollbrückentopologie
Kahl, Tino
Elektrische Energietechnik an der TU Berlin
Diese wissenschaftliche Arbeit setzt sich mit dem Design, der baulichen Umsetzung und der Untersuchung eines auf Galliumnitrid (GaN) basierten bidirektionalen DC-DC-Wandlers auseinander. Die DC-DC-Wandler-Hardware gliedert sich in die Hoch- und Niedervoltseite, welche getrennt voneinander analysiert wurden. Die Hochvoltbrücke des Wandlers wurde mit einer Active Neutral Point Clamped (ANPC)-Topologie umgesetzt. Damit konnte die am Anfang der Forschungsarbeit eingeschränkte Sperrspannung der kommerziell erhältlichen GaN-Leistungstransistoren umgangen werden. Die Niedervoltseite wird als Vollbrücke ausgeführt.
Nach einer Literaturrecherche zu möglichen Topologien für die Umsetzung des DC-DC- Wandlers stellte sich ein „Dual Active Bridge“ (DAB)-Wandler oder ein LLC-Resonanzwandler als die aussichtsreichsten Topologien dar, welche simulationsgestützt untersucht wurden, um Aussagen zu den Verlusten und des Wirkungsgrades zu erhalten. Mit Hilfe einer Bewertungsmatrix konnten die Ergebnisse der Simulation und der Aufwand der Topologien berücksichtigt werden, mit dem Ergebnis, dass beide recherchierten Varianten nur wenig voneinander abweichen und somit vergleichbar und auch realisierbar sind. Für diese Arbeit wurde der LLC-Wandleransatz gewählt.
Im Vorfeld der Umsetzung der ANPC-Brücke wurden normally-on und normally- off GaN-Leistungstransistoren in einer Halbbrücke analysiert, um eine Referenz für die Untersuchung der ANPC-Brückenvarianten zu erhalten. In der normally- on ANPC-Brücke, die mit Texas Instruments (TI)-Evaluationsboards verbunden, über ein Mainboard aufgebaut wurden, bilden sich Resonanzen aus, welche in der Spannungsamplitude die Sperrspannung einzelner Leistungstransistoren überschreitet. Diese Überspannung konnte bei der Vermessung des TI-Evaluationsboards als (einzelne) Halbbrücke nicht beobachtet werden. Mit Hilfe einer 3D-Finite Elemente Methode (FEM) Simulation der ANPC-Brücke konnten als Ursache die erhöhte parasitäre Induktivität und Kapazität der Kopplung, der Halbbrücke und des Verbindungsboards identifiziert werden. Um die Kopplung durch Reduktion der geometrischen Abstände der einzelnen Leistungstransistoren zu verbessern, wurde die ANPC-Brücke mit normally-off Transistoren auf einer Leiterplatte umgesetzt. Das Ergebnis der 3D-FEM Simulation demonstrierte eine deutliche Verbesserung der parasitären Induktivität im Vergleich zur Halbbrücken-Mainboard Lösung. In der Untersuchung der schaltbedingten Überspannungen zeigte die normally-off Variante keine kritischen Überspannungen. Dadurch ist der Einsatz bei vorgegebener Zwischenkreisspannung und Leistung in der Endanwendung möglich.
Die thermische Analyse der Niedervolt-Vollbrücke zeigte, dass die hohen Verluste aufgrund des hohen Laststroms durch eine Wasserkühlung beherrschbar bleiben. Die Untersuchung der Verlustverteilung im GaN-Leistungstransistor mit Hilfe einer Halbbrücke im Tiefsetzstellerbetrieb bei kontinuierlichem Stromfluss demonstrierte sehr deutlich, dass die Totzeitverluste eine dominante Rolle spielen. In der Untersuchung des Schaltverhaltens stellte sich heraus, dass der maximal schaltbare Strom durch Erreichen der erlaubten Überspannung begrenzt und somit die Leistung der Endanwendung limitiert ist. Die Untersuchung der Kommutierungsschleife in einer 3D-FEM Simulation ergab, dass zusätzliche Anpassungen des Layouts der Vollbrücke zu keiner garantierten Reduktion der parasitären Induktivität führen muss, welche dann zu einer deutlichen Reduktion der schaltbedingten Überspannungen führen könnte.
Ein weiterer Lösungsansatz diese Limitierung zu umgehen, ist der Aufbau der Vollbrücke mit einer Parallelschaltung der Leistungstransistoren. Um die komplexe Verteilung der parasitären Induktivitäten im Leistungs- und Gatekreis der Parallelschaltung abschätzen zu können und um die Funktionalität der Parallelschaltung zu erhöhen, wurde eine 3D- FEM- Simulation des Designs durchgeführt. Die Charakterisierung des Schaltverhaltens der umgesetzten Parallelschaltung demonstriert eine deutliche Steigerung des möglich schaltbaren Stroms um ca. 70%. Die Untersuchung der symmetrischen Aufteilung der Ströme in den parallelgeschalteten Transistoren weist eine kurzzeitige Asymmetrie direkt nach dem Schaltvorgang auf. Mit Hilfe einer Simulation konnte eine mögliche Begründung für das Schaltverhalten in der Durchlassspannung der Leistungstransistoren ermittelt werden.
Die für diese Untersuchungen notwendigen Strommesswiderstände erzeugten in der Endanwendung hohe Verluste und mussten deshalb entfernt werden, was wiederum das symmetrische Schalten infrage stellte. Durch eine Untersuchung der schaltbedingten Überspannungen und einer dynamischen Widerstandsuntersuchung ohne Strommesswiderstände der Parallelschaltung konnte die Symmetrie der Parallelschaltung bestätigt werden.
Der DC-DC-Wandler ist als LLC-Resonanzwandler aufgebaut, der anhand einer vereinfachten Spannungsregelung seine Funktionalität in der Endanwendung bestätigte. Eine erweiterte Stromregelung in einem rotierenden Koordinatensystem erhöht die Dynamik des Wandlers im Vergleich zur vereinfachten Spannungsregelung. Die Wirkungsgraduntersuchung wurde anhand dieser Regelung durchgeführt.
This scientific work discusses the design, implementation and investigation of a galliumnitride (GaN)-based bidirectional DC-DC converter. The DC-DC converter hardware is divided into two stages, the high and the low voltage side which are analyzed separately. The high voltage converter stage has been implemented with an Active Neutral Point Clamped (ANPC)-bridge to overcome the blocking voltage limitation of the commercially available GaN transistors at the beginning of the research work. The low voltage side is implemented as an actively switched full-bridge converter.
Based on a literature research the “Dual Active Bridge” (DAB) and an LLC resonant converter have been identified as promising DC-DC converter topologies. Converter losses and efficiencies are analyzed using circuit simulations. The acquired simulation results as well as the estimated topology effort are fed into an evaluation matrix showing minor advantages in the considered operation scenario in case of the resonant converter. This small difference shows that both topologies are almost comparable. The LLC resonant topology was selected for the final circuit demonstrator.
For the high-voltage ANPC-stage, two circuit variations, using either normally-on or normally-off GaN transistors are implemented. For reference and verification purpose, both GaN power transistor devices are additionally characterized in a (single) half-bridge topology. The normally-on ANPC-stage consists of a motherboard carrying three separate half- bridge evaluation boards commercially available from Texas Instruments (TI). In the investigation, resonance oscillations are observed exceeding the transistors maximum blocking voltage specification. In contrast, similar transient voltage overshoots could not be observed in the measurement of the reference single TI evaluation board half-bridge circuit. A significant parasitic stray inductance between the half-bridges is validated by a finite element method (FEM) and causes the severe parasitic oscillation.
In order to minimize the parasitic elements by reducing the geometric spacing of the single transistors, the revised ANPC-stage has been implemented on a 4-layer printed circuit board using normally-off transistors. A reduced parasitic stray inductance results in a lower transient voltage overshoot, confirmed by 3D-FEM simulation and switching tests. In the investigation of the switching behavior, the variant with normally-off transistors no longer shows critical voltage overshoots. The improved ANPC-stage is successfully operated under the specified DC-link voltage and output power.
A thermal analysis of the low-voltage full-bridge shows that the high current-related device losses can be dissipated by using a water-cooling strategy. The in-circuit investigation of the loss distribution in the GaN transistor using a half-bridge buck converter in continuous operation demonstrates that the dead-time losses play a dominant role. The investigation of the switching characteristics emphasizes that the maximum switchable current is limited by the tolerable transient turn-off voltage overshoot which has a direct influence on the maximum output power of the final converter. Investigation of the commutation loop layout in a 3D-FEM simulation shows that redesigning the layout of the full bridge converter does not necessarily lead to a reduction in the parasitic inductance, thus reducing the transient turn-off voltage overshoots.
Paralleling of GaN power transistors in the full-bridge design is another suitable approach to overcome the current limitation. The layout optimization of the full-bridge stage employing a total number of eight GaN power transistors is performed by a 3D-FEM simulation. Special attention is paid to the distribution of parasitic inductances in the commutation and gate loops to ensure extremely fast switching transitions and minimal parasitic oscillations. In-circuit characterization of the switching behavior has validated a significant increase of the maximum switched load current by 70%. Directly after the switching event, a temporary asymmetry of the transient device current share of both paralleled power transistors is observed. A circuit simulation is used to determine a possible root cause based on the threshhold voltage of the GaN power transistors.
The shunt resistors required for transient current acquisition generate significant losses at high load currents. Replacing the shunt resistors with short circuits allowed continuous operation at acceptably low losses, but can have a significant impact on the symmetry of the device current. Nevertheless, the symmetrical operation of the parallel transistors has been confirmed in terms of switching behavior and dynamic on-resistance.
The final circuit demonstrator is designed as an LLC resonant converter. A single stage voltage control strategy proves the functionality of the final application. An underlying current control designed in a rotated coordinated system has demonstrated a increased control dynamic. On the basis of this control, an efficiency investigation is performed to show that the estimated efficiency of the simulation can be achieved.
