A reconfigurable architecture for real-time image compression on-board satellites

dc.contributor.advisorJuurlink, Ben
dc.contributor.authorManthey, Kristian
dc.contributor.grantorTechnische Universität Berlinen
dc.contributor.refereeJuurlink, Ben
dc.contributor.refereeMichalik, Harald
dc.contributor.refereeKarnapke, Reinhardt
dc.date.accepted2017-10-06
dc.date.accessioned2017-11-04T11:29:06Z
dc.date.available2017-11-04T11:29:06Z
dc.date.issued2017
dc.description.abstractData products of optical remote sensing systems are increasingly used in many areas of our everyday life. The spatial as well as the spectral resolution of satellite image data increases steadily with new missions resulting in a higher precision of known procedures and new application scenarios. While the memory capacity requirements can still be fulfilled, the transmission capacity becomes increasingly problematic. Real-time transmission of high-resolution image data is currently not possible. This thesis presents a new image data compression architecture that can be used for current and future projects at the German Aerospace Center (DLR). The architecture has region-of-interest support and offers flexible access to the compressed data based on the CCSDS 122.0-B-1 image data compression standard. Region of interest (ROI) coding can be useful in scenarios where on-board classification, registration, or object or change detection algorithms are used. It is also useful to decrease the amount of data that must be transferred to the ground station. Modifications to the standard have been made to permit a change of compression parameters and the re-organization of the bit-stream after compression. An additional index of the compressed data is created, which makes it possible to locate individual parts of the bit-stream. On request, compressed and stored images can be re-assembled and transmitted according to the application’s needs and as requested by the ground station. The requirements, the design of the architecture, and its implementation based on reconfigurable hardware are presented. The architecture was developed for a spacequalified Xilinx Virtex 5QV, where a single instance of the architecture is capable of compressing images at a rate of up to 200 Mpx/s (or 400 Mbyte/s for 16 bit images). It operates at a clock frequency of 100MHz and processes two image pixels per clock cycle. A Xilinx Virtex-5QV enables thereby compressing images with a width of up to 4096 pixels without the use of external memory. Without external memory and additional interfaces, the power consumption of the architecture is about 5 W. The proposed architecture is one of the fastest implementations yet reported and sufficient for recent high-resolution systems. Investigations in the resource and power consumption, as well as the availability of external storage have shown that it should be possible to integrate the design directly on a focal plane.en
dc.description.abstractDatenprodukte von optischen Fernerkundungssystemen finden zunehmend Anwendung in unserem täglichen Leben. Die räumliche als auch die spektrale Auflösung von Satellitenbilddaten steigt mit neuen Missionen stetig, was zu einer höheren Präzision der bekannten Verfahren sowie neuen Anwendungsszenarien führt. Während die Anforderungen an die Speicherkapazität noch erfüllt werden können, wird die Übertragungskapazität zunehmend problematisch. Eine Echtzeit-Übertragung hochaufgelöster Bilddaten ist derzeit nicht möglich. Diese Arbeit stellt eine neue Architektur zur Bilddatenkompression vor, welche für aktuelle und zukünftige Projekte am Deutschen Zentrum für Luft- und Raumfahrt (DLR) verwendet werden kann. Die Architektur besitzt eine Unterstützung für so genannte Regions of Interest und ermöglicht einen flexiblen Zugriff auf die mit dem Standard CCSDS 122.0-B-1 komprimierten Bilddaten. Eine Region of Interest-Kodierung kann bei Anwendungen nützlich sein, bei denen Anbord-Klassifizierung oder -Registrierung, sowie Objekt- oder Änderungsdetektionsalgorithmen eingesetzt werden. Sie ist auch nützlich, um die Datenmenge, welche an die Bodenstation übertragen werden muss, zu reduzieren. Erweiterungen des Standards wurden vorgenommen, um eine Veränderung der Kompressionsparameter und die Neuorganisation des Bitstroms nach der Kompression zu ermöglichen. Es wird zusätzlich ein Index der komprimierten Daten erstellt, welcher es ermöglicht, einzelne Teile des Bitstroms zu lokalisieren. Auf Wunsch können die komprimierten und gespeicherten Bilder nach den Anforderungen der Anwendung und wie von der Bodenstation angefordert, zusammengesetzt und übertragen werden. Die Anforderungen, das Design einer Architektur sowie deren Implementierung auf Basis von rekonfigurierbarer Hardware werden vorgestellt. Die Architektur wurde für einen raumfahrt-qualifizierten Xilinx Virtex 5QV entwickelt, wobei eine einzelne Instanz der Architektur in der Lage ist, Bilder mit einer Rate von bis zu 200 Mpx/s zu komprimieren. Sie arbeitet mit einer Taktfrequenz von 100MHz und prozessiert dabei zwei Bildpunkte pro Taktzyklus. Ein Xilinx Virtex-5QV ermöglicht dabei die Komprimierung von Bildern mit einer Breite von bis zu 4096 Bildpunkten ohne die Verwendung von externem Speicher. Ohne externen Speicher und zusätzliche Schnittstellen liegt die Leistungsaufnahme der Architektur bei etwa 4 W. Bei der vorgestellten Architektur handelt es sich um eine der schnellsten Implementierungen, die bisher existieren, welche zudem für aktuelle hochauflösende Systeme geeignet ist. Untersuchungen des Ressourcen- und Energieverbrauchs, sowie bei der Verfügbarkeit externer Speicher haben gezeigt, dass es möglich sein sollte, das Design sensornah direkt auf einer Fokalebene zu integrieren.de
dc.identifier.urihttps://depositonce.tu-berlin.de/handle/11303/7090
dc.identifier.urihttp://dx.doi.org/10.14279/depositonce-6399
dc.language.isoenen
dc.rights.urihttp://rightsstatements.org/vocab/InC/1.0/en
dc.subject.ddc620 Ingenieurwissenschaften und zugeordnete Tätigkeitende
dc.subject.otherFPGA systemen
dc.subject.otherreal-time systemen
dc.subject.othersatellite imageryen
dc.subject.otherimage data compressionen
dc.subject.otheron-board image processingen
dc.subject.otherFPGA-Systemde
dc.subject.otherEchtzeit-Systemde
dc.subject.otherSatellitenbilderde
dc.subject.otherBilddatenkompressionde
dc.subject.otherOn-Board-Bildverarbeitungde
dc.titleA reconfigurable architecture for real-time image compression on-board satellitesen
dc.title.translatedEine rekonfigurierbare Architektur für die Echtzeit-Bilddatenkompression an Bord von Satellitende
dc.typeDoctoral Thesisen
dc.type.versionacceptedVersionen
tub.accessrights.dnbfreeen
tub.affiliationFak. 4 Elektrotechnik und Informatik::Inst. Technische Informatik und Mikroelektronik::FG Architektur eingebetteter Systemede
tub.affiliation.facultyFak. 4 Elektrotechnik und Informatikde
tub.affiliation.groupFG Architektur eingebetteter Systemede
tub.affiliation.instituteInst. Technische Informatik und Mikroelektronikde
tub.publisher.universityorinstitutionTechnische Universität Berlinen

Files

Original bundle
Now showing 1 - 1 of 1
Loading…
Thumbnail Image
Name:
manthey_kristian.pdf
Size:
12.38 MB
Format:
Adobe Portable Document Format
Description:
License bundle
Now showing 1 - 1 of 1
No Thumbnail Available
Name:
license.txt
Size:
5.75 KB
Format:
Item-specific license agreed upon to submission
Description:

Collections