Monolithisch integrierte Empfängerschaltung in 0,35µm CMOS für optische Übertragungssysteme mit Datenraten bis 1,25GBit/s
| dc.contributor.advisor | Klar, Heinrich | en |
| dc.contributor.advisor | Weger, Peter | en |
| dc.contributor.author | Schroedinger, Karl | en |
| dc.contributor.grantor | Technische Universität Berlin, Fakultät IV - Elektrotechnik und Informatik | en |
| dc.date.accepted | 2004-01-23 | |
| dc.date.accessioned | 2015-11-20T15:45:33Z | |
| dc.date.available | 2004-02-03T12:00:00Z | |
| dc.date.issued | 2004-02-03 | |
| dc.date.submitted | 2004-02-03 | |
| dc.description.abstract | Die vorliegende Arbeit beschreibt die Ergebnisse der Entwicklung eines vollständig integrierten Empfängerbausteins ( Light-to-Logic-Receiver ) in einer 0,35µm CMOS-Technologie. Im Eingangsteil wird auf die Problematik der digitalen Übertragungstechnik, im Speziellen der digitalen optischen Übertragungstechnik eingegangen. Dabei werden die wesentlichen Randbedingungen für eine Empfängerschaltung herausgearbeitet. Ferner werden die Eigenschaften von verschiedenartigen Photodioden und deren Auswirkungen auf die elektrischen Eingangsstufen dargestellt. Das anschließende Kapitel behandelt die Grundprinzipien und möglichen Schaltungsvarianten für optische Empfängerschaltungen sowie deren Vor- und Nachteile. Dabei wird auch auf Varianten in Bipolar- und GaAs-MES-FET-Technologien eingegangen. Es werden Möglichkeiten, Schwierigkeiten und Grenzen bei der monolithischen Integration von Photodioden und Verstärkern besprochen. Dabei kommen die wesentlichen Vorteile des Transimpedanzverstärkers und dessen Bandbreiten-, Dynamik- und Rauschvorteile zur Sprache. Das folgende Kapitel beschreibt im Detail die Entwicklungsaktivitäten für den CMOS- Empfänger. Begonnen wird mit dem Design des Folded Cascode Transimpedanzverstärkers , sowie dessen Optimierung und Einbindung in den Gesamtaufbau der Schaltung. Eine wichtige Rolle spielen dabei die Maßnahmen zur Empfindlichkeitsverbesserung (Rauschoptimierungen), der Dynamikerweiterung mit erstmals veröffentlichter variabler Pol-Kompensation sowie die Stabilitätsbetrachtungen. Sodann werden der Nachverstärker und dessen Offsetregelung behandelt. Hierfür werden die Simulationen der Rückkopplungsschleife ausgewertet. Der Verstärker beinhaltet ferner eine patentierte temperaturabhängige Verstärkungssteuerung, um die starken Schwankungen der Verstärkung über der Temperatur auszugleichen und Rückkopplungen durch zu hohe Verstärkung zu vermeiden. Ausführlich wird auf eine neue ebenfalls patentierte LVDS-Ausgangsstufe eingegangen, die linear (mit gesättigten Transistoren) arbeitet und Datenraten bis 1,25GBit/s treiben kann sowie eine Regelschaltung zur präzisen Steuerung der Ausgangspegel enthält. Wichtig für dieses Design ist die Vermeidung von Störeinflüssen auf der Versorgungsspannung durch geschaltete Ströme, die die Empfindlichkeit herabsetzen können. Kurz werden auch noch die Signal-Detect-Stufe und die integrierten Spannungsregler dargestellt, die das Design vervollständigen. Im Rahmen der Messungen des Bausteins werden die von außen messbaren Parameter dieser hochintegrierten Schaltung beschrieben. Dies sind im Wesentlichen die Empfindlichkeit, Übersteuerungsgrenze, Jitterwerte und die Eigenschaften der LVDS-Ausgangsstufe. Diese Ergebnisse übertreffen die Anforderungen an den Gigabit-Ethernet-Standard. Es wird messtechnisch nachgewiesen, dass nur ein extrem kleines Substratnebensprechen (Rückkopplung auf dem Chip über das Substrat) auftritt und damit die im Chip eingebauten Abschirmungsmaßnahmen erfolgreich sind. Abschätzungen hierzu zeigen, dass aufgrund dieser kleinen Rückkopplungen kein Empfindlichkeitsverlust entsteht, solange keine weiteren Rückkopplungen außerhalb des Chips auftreten. Im Ausblick werden mögliche Weiterentwicklungen in kleineren CMOS Strukturen (0,18µm) und bei höheren Datenraten (bis zu 3GBit/s) aufgezeigt und potentielle zukünftige Anwendungen von Low-Voltage-CMOS-Receivern beschrieben, welche auf der Basis dieser Arbeit verwirklicht werden können. | de |
| dc.description.abstract | This work describes a fully integrated monolithic light-to-logic -receiver circuit developed in a 0.35µm CMOS technology with all necessary functions on chip. No external components are necessary to operate this chip. A first chapter gives a general overview about digital transmission theory. The problems of optical transmission techniques and their impact on optical receiver circuits are treated. The impact of various photo diode types are handled as far as an influence on receiver circuits is given. Next chapter describes different receiver front end stages. The advantages and disadvantages of CMOS, GaAs-MES-FET and silicon bipolar circuit technology for such front end stages are discussed. The difficulties and limitations of monolithic integration of photo diodes into such receiver circuits are shortly derived. This chapter also describes the advantages of transimpedance amplifiers for the optical transmission systems regarding their noise, bandwidth and dynamic characteristics. The design of the receiver circuit is discussed in the third chapter. The folded cascode concept of the transimpedance amplifier including the circuit optimization regarding noise and dynamic range as well as newly developed and initially published pole compensation over a very wide dynamic range of input signals is derived. The main amplifier following the transimpedance amplifier has two fully integrated offset control loops achieving a very low cut off frequency. Furthermore a temperature compensation controlling the gain of the main amplifier is implemented. This avoids too high gain at low temperatures which could lead to oscillations on chip due to substrate crosstalk. A patent was granted regarding this circuit. The output stage is a special driver stage for an LVDS interface capable to drive differential 100? loads. This stage consists of a new driver concept combining a controlled output level stabilization and a stable output resistance. Furthermore this stage has a very low impact on power supply noise which could otherwise reduce sensitivity. A patent was granted for this output driver design. A short description of the signal-detect-circuit and the power supply regulators completes the chip design. The measurements show mainly the signals measured outside of this highly integrated circuit. These are optical sensitivity, jitter, saturation and the characteristic of the LVDS output stage. The results exceed the Gigabit-Ethernet-Specification. A new measurement technique shows very low substrate noise crosstalk from receiver output to input. This proves that designed isolation features on chip do not disturb sensitivity due to substrate crosstalk. The outlook gives an overview for future developments and possible applications of such receiver circuits. | en |
| dc.identifier.uri | urn:nbn:de:kobv:83-opus-7447 | |
| dc.identifier.uri | https://depositonce.tu-berlin.de/handle/11303/1140 | |
| dc.identifier.uri | http://dx.doi.org/10.14279/depositonce-843 | |
| dc.language | German | en |
| dc.language.iso | de | en |
| dc.rights.uri | http://rightsstatements.org/vocab/InC/1.0/ | en |
| dc.subject.ddc | 620 Ingenieurwissenschaften und zugeordnete Tätigkeiten | en |
| dc.subject.other | CMOS | de |
| dc.subject.other | Hochintegrierter optischer Empfänger Baustein | de |
| dc.subject.other | Hoher Dynamikbereich | de |
| dc.subject.other | LVDS-Ausgang | de |
| dc.subject.other | Offsetregelung | de |
| dc.subject.other | Transimpedanzverstärker | de |
| dc.subject.other | Folded cascode amplifier | en |
| dc.subject.other | High dynamic range | en |
| dc.subject.other | Light to logic receiver | en |
| dc.subject.other | LVDS-interface | en |
| dc.subject.other | Offset cont | en |
| dc.subject.other | Optical receiver circuit | en |
| dc.subject.other | Transimpedance amplifier | en |
| dc.title | Monolithisch integrierte Empfängerschaltung in 0,35µm CMOS für optische Übertragungssysteme mit Datenraten bis 1,25GBit/s | de |
| dc.title.translated | Monolithic Receiver Circuit in 0.35µm CMOS for Optical Data Transmission up to 1.25Gb/s | en |
| dc.type | Doctoral Thesis | en |
| dc.type.version | publishedVersion | en |
| tub.accessrights.dnb | free | * |
| tub.affiliation | Fak. 4 Elektrotechnik und Informatik | de |
| tub.affiliation.faculty | Fak. 4 Elektrotechnik und Informatik | de |
| tub.identifier.opus3 | 744 | |
| tub.identifier.opus4 | 750 | |
| tub.publisher.universityorinstitution | Technische Universität Berlin | en |
Files
Original bundle
1 - 1 of 1